info@uralchip.ru
+7 (343) 379-82-19
+7 982 630-31-58
Перепрограммируемая Логическая ИС
ПЛИС играют большую роль в синтезе логических систем. Благодаря комплексному развитию элементной базы и систем автоматизированного проектирования стало возможным реализовывать сложные логические системы в невиданно короткие сроки и с минимальными материальными затратами.Перепрограммируемая логическая ИС FPGA второго поколения (семейство ProASICPLUS) - конфигурируемое усройство, выполненное по процессу CMOS, 0,22 микрона с 4 уровнями металлизации по Flash-технологии. Микросхемы семейства ProASICPLUS содержат два блока обработки синхрочастоты — каждый состоит из ядра PLL, линии задержки и умножителя-делителя синхрочастоты.
Эти ПЛИС обладают входными частотами для PLL - от 1,5 до 240 МГц, выходными - от 24 до 240 МГц и системными скоростями до 100 MГц и позволяют проектировщикам напрямую подключаться к другим устройствам, имеющим входные и выходные сигналы для логики уровней 3,3 и 2,5 В.
Кроме того, микросхемы имеют две высокоскоростные дифференциальные пары, работающие в стандарте LVPECL и предназначенные для скоростной передачи данных.